HS2C35 V5.1 百万门级全功能开发平台EP2C35

普及配置（512K byte SRAM) 售价:650(元)

增配置（1M byte SRAM) 售价:750（元）

系统布局图

EP2C35 V5.2+USB2.0 VGA/SD卡扩展板

扩展功能及其实验演示见

http://www.hseda.com/product/other/EX_USB20/ex_usb20.HTM

USB2.0/SD/VGA扩展板结构布局图

HS2C35V5.1板通过GUI IP接8寸TFT LCD显示实验

与VIDEO3.1音频视频采集板构成配套音视频处理系统

CMOS视频采集TFT2.8英寸触摸屏显示实验效果

2.8英寸TFT触摸屏显示驱动实验

【适用人群】
本开发板还适用于计算机专业和电科类专业的本科生、研究生、博士生、IC集成电路/ IP CORE前期设计验证、全国相关各科研院所，如计算机科学、微电子、通信、测控技术与仪器设计、电子工程、机电一体化、自动化等相关专业；航天部、电子部、图象/ 通讯研发……
同时，这套开发板也提供了一个SOPC（System On Programming Chip）平台，可以实现嵌入式的软CPU，如NIOSII ，Open RISC等，为嵌入式电子产品设计提供了又一种选择。

【HS2C35V5.1核心板硬件配置】
采用6层PCB工业标准高速布线，因为布线和布局合理，系统能够高速运行在100M频率以上，能够满足大多数应用需求，如果用户有特殊要求，可以按照要求更换更高性能的FPGA芯片。
1。FPGA芯片：

EP2C35F484C8
2。RS232

一个标准RS232接口。通过RS232接口芯片引出，并提供相应通讯历程。
3。SDRAM

单片16M BYTE SDRAM 32BIT，高166MHz读写速度；
4。FLASH

16MByte快速FLASH AMD29LV128M123R(NIOS IDE集成开发环境下自带IP核驱动。这点很重要，很多自定义FLASH 根本不可能启动LINUX运行）读写速度为90ns；灵活的页面方式，可以用来存储FPGA配置文件或者操作系统镜像文件；
5。配置芯片(串行FLASH）

采用标准EPCS16（16MB)配置芯片进行配置，可以烧写多配置文件和NIOS的软件代码。
6.网络接口

采用10/100M DM9000A网络接口芯片进行设计。DM9000A芯片是一款应用广泛的10/100M网络芯片，支持以太网II 和IEEE802.3 10Base5，10Base2，10BaseT、支持可编程输出的4－诊断 LED。利用DM9000A可以在niosII系统中方便的建立起配套的网络服务器，可以通过网络从FPGA芯片构成的软嵌入式系统中收发数据。我们还有8019 10M网络扩展板可以供用户选择。

7.SRAM

独立数据和地址总线，避免共享总线时候不能单独操作麻烦和共享总线进行高速读写干扰和地址数据对其问题。方便用户使用。

普及配置采用512K Byte 高速，异步SRAM一片256K×16Bit SRAM ，10ns读写速度，16Bit位宽，独立的字节使能信号 IS61LV25616

增配置采用1M Byte 高速，异步SRAM一片512K×16Bit SRAM ，10ns读写速度，16Bit位宽，独立的字节使能信号 IS61LV51216

8.音频接口
采用了CS3342立体声音频解码芯片、从而可在小型低功耗设计中实现高保真音频输出，设计实例提供了音频芯片的配置方法以及音频播放实验的基于NIOS下的实现.

9.LCD接口

核心板提供3种常用的LCD接口。一种是NIOS自带IP核的LCD1620液晶接口。还有2个TFT LCD接口芯片。用户可以根据需要选择我们提供的8英寸640X480 或 5.7英寸640X480分辨率TFT LCD显示屏。

10.时钟源

板上带有2个有源晶振分别为50M 和27M 。可以满足大数项目需求。并同时为用户提供一个高速外部时钟输入端。射频接口。满足部分用户做系统时钟同步输入或其他特殊需求。

11.数码管

一个2位7段显示数码管，可以根据要求显示大多数系统状态。

12.LED

4个标准独立LED.

13.按键

4个上拉琴键，可以满足很多项目需求。

EP2C35 core resources board
peripherals	number	Note
Configuration	1	Configuration comes standard with a chip EPCS16 (16Mb)
SRAM	1	1 standard with a 256K × 16Bit SRAM, an independent data bus address of the user-friendly, and enhance allocation of 512K x 16bit
SDRAM	1	SDRAM 1 a 4M × 32Bit SDRAM, read and write speed of 133MHz maximum 16M bytes.
FLASH	1	FLASH 1 configuration AM290LV128 16M byte
Clock	3	2 clock sources 50M, 27M, 1 way high-speed external clock input (RF side)
LCD	3	a LCD1620 LCD interface, a 5.7-inch TFT LCD, an 8-inch TFT LCD interface
keys switch	4	4 push buttons
RS232	1	standard RS232 interface
power	3	5V power input 3.3V/3A, 1.2V/1000MA, 2.5V/800MA
JTAG	1	debug FPGA, NIOS or FLASH programming
AS	1	AS the realization of a port on the device configuration EPCS
LED digital	2	7 LED digital display
LED	4	4 independent LED display
Reset key	1	main system reset
Network	1	DM9000A 100M network interface
audio	1	audio output stereo audio decoder CS4334
expansion	3	The expansion of I / O 3 38+38+42 =118 (lead)

【配套软件】
Quartus II 11.0sp1
NIOS II IDE 11.0sp1
ModelSim 10.0c SE
8。FPGA/ASIC设计资源，超过1GB的参考资料
9。所有接口控制器源代码，实验程序原代码
10。实验指导书，用户手册等
【设计文档】
1。开发板用户手册
2。开发板原理图（pdf格式）
3。 QuartusII和NIOSII IDE安装指导和入门教程
4。Verilog HDL/VHDL教学实验指导手册
5。NIOSII嵌入式系统L教学实验指导手册
6。Modelsim软件使用教程
7。FPGA培训视频与培训资源
8。主要芯片的数据手册和仿真模型（HDL语言描述模型，用于系统仿真）
【HDL硬件设计开发实例】