Free IP core 与 参考设计

      大部分设计是针对某个特定的器件而设计,在特定的软件平台上开发的,在移植到其他软件平台或器件时,都要做一些改动。在使用这些代码的时候务必仔细阅读相关资料,在读懂源代码的基础上再使用,或针对自己的设计加以修改或重新设计,在不理解源代码的情况下移植到其他平台,会出现诸多错误。

Free IP Library
简 介
提供者
FreeCore Library 1 免费的AHDL模块库,包括IIC控制器,DRAM控制器,UART等28个模块,AHDL源代码 Baeverrud
FreeCore Library 2 包括6个免费的VHDL/VerilogHDL参考设计,如SDRAM控制器等   Joon Lee
免费资源连接 全球部分免费VHDL/Verilog HDL Models网站资源连接 INTERNET
Free-IP core 提供几个VHDL的免费IP Core,如RAM,CPU等 free-ip
Opencore 一个致力于发展公开IP核的组织,向工程师提供一些免费IP,如PCI等,但很多core只能供参考,直接使用会存在一些问题。 opencores
     
HammerCores
简 介
提供者
A率/u率压缩解压缩 A率/u率 压缩与解压缩的IP core,将license添加到原有的MaxplusII或QuartusII的license中就可以直接使用,但源代码加密。 HammerCores by Altera
平方根 IP 硬件求解平方根的IP 将license添加到原有的MaxplusII或QuartusII的license中就可以直接使用,但源代码加密。 HammerCores by Altera
对数 IP 可以计算以2,10,e为底的对数,最高可输入24bit宽度的数据。将license添加到原有的MaxplusII或QuartusII的license中就可以直接使用,但源代码加密。 HammerCores by Altera
参考设计名称
简 介
使用说明
源代码下载

SDR SDRAM控制器1

标准SRD SDRAM控制器参考设计,altera提供

VHDL代码

Verilog代码

SDR SDRAM控制器2 标准SRD SDRAM控制器参考设计,xilinx提供

VHDL代码

Verilog代码

SDR SDRAM控制器3 标准SDR SDRAM控制器参考设计,Lattice提供
SDR SDRAM控制器4 SDRAM控制器参考设计,与上面略有不同,最早为MACH器件设计。Lattice提供

VHDL代码

Verilog代码

DDR SDRAM控制器1 DDR(双速率)SDRAM控制器参考设计,altera提供

VHDL代码

Verilog代码

DDR SDRAM控制器2 DDR(双速率)SDRAM控制器参考设计,xilinx提供
QDR SDRAM控制器1 QDR(四速率)SDRAM控制器参考设计,针对VirtexII器件设计xilinx提供
QDR SDRAM控制器2 QDR(四速率)SDRAM控制器参考设计,针对Virtex器件设计,xilinx提供
ZBT SRAM控制器1 ZBT SRAM控制器参考设计,xilinx提供,(ZBT SRAM是一种高速同步SRAM)

VHDL代码

Verilog代码

ZBT SRAM控制器2 ZBT SRAM控制器参考设计,针对APEXII器件设计,altera提供,下载后自动安装,详见安装说明
CRC校验参考设计 IEEE 802.3 Cyclic Redundancy Check参考设计,xilinx提供
CRC校验代码自动生成工具 根据输入条件自动产生各种CRC的VHDL或verilog源程序 在线运行  
UART 参考设计1 UART参考设计,带16byte缓冲,Xilinx提供
UART 参考设计2 UART参考设计,功能兼容NS16450, Lattice提供
UART 参考设计3 UART参考设计, Quicklogic提供 Coming Soon

VHDL代码

Verilog代码

8位微控制器参考设计

8bit微控制器参考设计, Xilinx提供
8051参考设计 8051的参考设计,编译以后的所需资源偏多,仅供学习参考 Coming Soon
USB2.0 参考设计 USB2.0接口控制器参考设计,xilinx提供 Coming Soon
PCI接口参考设计 32位/33M 从模式(target)PCI接口,Lattice提供。由于PCI时序较复杂,此设计仅能供参考
PCI仲裁参考设计 PCI总线仲裁参考设计,Quicklogic提供  
DDS参考设计 直接频率合成,Quicklogic提供,部分源文件是Quicklogic 专用文件
16点FFT 16点快速傅立叶变换FFT,16位数据输入/输出,需要使用Foundation软件打开部分文件,xilinx提供
1024点FFT 1024点FFT快速傅立叶变换,16位数据输入/输出,带DMA功能,需要使用Foundation软件打开部分文件,xilinx提供

PLD设计参考设计

带定时报警功能的时钟(lattice) 标准时钟
USB2.0 参考设计    Top Down FPGA设计的黄金组合  
PCI接口参考设计    XC3020A 评估板原理图!
DDR SDRAM控制器    低功耗FPGA设计技术  
 直流电机控制器 USB2.0 参考设计   
步进电机控制器 PCI接口参考设计   
一个简单的UART Guide to HDL Coding Styles for Synthesis
LED七段译码 State Machine Coding Styles for Synthesis
PLD秀设计的十条戒律 SRAM工艺FPGA的加密技术